|
|||||||||
|
|
||||||||||
|
|||
|
电子振荡器或脉冲发生器的自动控制，起振，同步，或稳定专利技术02
002 用于多频带合成器频跳的空载时间减少 003 本振泄漏消除电路 004 一种通信系统,通信装置和频率综合器 005 检测由于振荡器老化引起的频偏的电路和方法 006 频率合成器 007 用于减小电路产生的失真的控制系统的扫描导频技术 008 含有频率合成器和鉴相器的无线电设备 009 带有抖动补偿的分数N分频的频率综合器 010 具有频率控制的相位检测器 011 改进的延迟锁定环 012 低抖动数据传输装置 013 检测数字锁相环频率的方法 014 多信道无线装置、无线通信系统和分数分频综合器 015 通过相关DDS的数字AFC调整 016 通信设备 017 数字锁相环电路 018 用于控制锁相环的经后滤波的△∑调制器 019 用于同步参考时钟的锁相环 020 时钟生成电路 021 ΣΔ调制器控制的锁相环电路和相关的方法 022 锁相环路频率合成器 023 锁相环控制电路和所用的控制方法 024 一种时钟同步系统数字锁相环实现方法 025 时钟信号发生装置 026 双环路锁相环 027 零功率通电复位电路 028 频率合成器 029 低电压低频率偏移的电压控制振荡器 030 一种选择性呼叫接收器中锁相环之间的噪声抑制及其方法 031 频率合成器装置和利用该装置的移动无线电装置 032 低时钟馈穿充电泵浦电路 033 能进行平滑环路带宽转换的锁相环 034 视频信号的数字同步化 035 校准调频锁相环的方法和设备 036 减小相位偏移而不增加工作电压的锁相环电路 037 控制时钟信号切换时相位瞬变的方法及其装置 038 一种数字鉴相方法及其装置 039 导出并相应校准脉冲信号频率的方法 040 产生精确的低噪声周期信号的系统 041 数字锁相环的滤波方法 042 用于从存储介质重放记录数据的数字锁相环的数据检测器 043 使用单个PLL－电路的多频段频率发生器 044 调谐锁相环的带宽的方法 045 N分频合成器 046 数字相位分析器和合成器 047 频率综合器 048 PLL电路和用该电路的无线通信终端机 049 锁相环频率产生电路以及使用该电路的接收器 050 PLL电路 051 注入型同步窄带再生锁相环 052 一种能抑制时钟低频漂移的数字锁相环方法 053 通过唯一控制字实现对非整数分频比编程的变频器 054 一种高精度原子频标智能补偿方法及其装置 055 时钟同步系统和方法 056 频率合成器和振荡频率控制方法 057 一种工作可靠的时钟鉴相逻辑电路 058 相位同步环电路 059 同步锁相环的方法、锁相环及具有锁相环的半导体器件 060 利用多级数字式延迟线技术的减小抖动锁相环 061 简化的最大似然频差的鉴频信号处理方法及其鉴频器 062 振荡器的相位控制 063 光学头位置倍速调整的方法 064 使用校准装置的振荡器 065 频率发生器电路 066 振荡器和振荡器的控制方法 067 用于通过噪声前馈减少振荡器噪声的方法和装置 068 一种状态转移时序逻辑的信号鉴相方法 069 高速节电式编码化M元FSK调变器 070 用于射频合成器的自动校正系统和方法 071 改进的频率合成器 072 倍频延时锁相环 073 嵌入式调制器装置 074 输出相对输入时钟具有固定相位差的时钟的PLL电路 075 数字本振信号产生方法及其数字控制振荡器 076 数字本振信号产生方法及其数字控制振荡器 077 一种数字电路锁相方法 078 快速声光可调谐滤波器的发生器及其频率快速锁定方法 079 改善锁相环捕获特性和锁相特性的方法和装置 080 相位检测装置 081 用于扫频和固定频率系统中的宽跟踪范围、自动测距和低抖动锁相环路 082 具有无干扰基准切换的多输入锁相环 083 时钟信号发生器 084 一种输入信号锁相控制的鉴相滤波方法及其装置 085 实现帕斯卡三角形数值运算的装置 086 利用算术处理器的数字基本增强器 087 PLL－调谐系统 088 具有可变输出频率的PLL电路 089 用于编程振荡器的系统及方法 090 频率合成器及产生分频信号的方法 091 时钟同步装置 092 锁相环的相位检测器 093 集成VCO开关 094 用于锁定至压控振荡器控制电压的方法和装置 095 用以产生与基准时钟脉冲信号频率同步的时钟脉冲信号的电路装置 096 锁相环基准信号切换性能的改进方法 097 带开关－电容电阻的PLL环路滤波器 098 高频振荡器 099 锁相检测电路 100 PLL电路的模式转换方法和PLL电路的模式控制电路 101 激光量子系统 102 增强的闭环功率控制方法 103 数字锁相回路装置与信号产生方法 104 奇数因子分频器和根据分频器输出信号操作的90度分相器 105 快速锁定的双轨式数字延迟锁相电路 106 用于减少加电切换瞬变的具有锁相环的频率合成器 107 双模式/三频带频率合成器 108 用锁相环的方式进行频率合成的方法和装置 109 用于改善锁相环锁定时间的滑动检测相位检测器和方法 110 可抑制开关噪声的半导体器件、锁相环电路和电荷泵电路 111 锁相环电路 112 宽输出频率范围的VCO电路及带该VCO电路的PLL电路 113 具有数字粗调谐环路的锁相环频率综合器 114 使用二分法的延迟锁定电路及相关方法 115 延迟锁相回路装置与时钟信号产生方法 116 以扰频方式修正相位锁定估计频率的锁相装置及方法 117 一种自动频率控制辅助捕获方法及其装置 118 具有减小功耗装置的相位变换双模数预定标器电路 119 用于锁相环中的保持电路的系统和方法 120 用于扩频时钟系统的零延迟缓冲电路以及方法 121 灵活位率时钟恢复单元 122 数据恢复电路及相关方法 123 数字式锁相回路 124 可调扩频时钟发生器及其实现方法 125 时钟发生电路以及包含这种时钟发生电路的再生音频信号的集成电路 126 一种用余数插补比较法产生矩形波的虚拟信号发生器 127 具有增强的分辨率的控制电压的快速斜坡上升 128 匹配晶体的温度补偿装置 129 多功能声光可调谐滤波器的驱动器 130 用输入信号的零交叉特性检测相差的装置及其锁相环电路 131 数字锁相环 132 相位同步循环电路以及数据再生装置 133 PLL电路 134 振荡器电路及其控制方法和配备有该电路的器件和存储器件 135 稳定锁相环的方法 136 具有正弦波发生器的小数分频合成器 137 具有开关电容器重复采样滤波器的模拟锁相环 138 具有可调整展频范围的展频锁相回路 139 选择性禁用时钟分配的方法和设备 140 低功率消耗的高频时脉产生器 141 在一个集成电路中产生一个时钟的校准装置和方法 142 电荷泵电路 143 频率调制器，频率调制方法，和无线电线路 144 锁相回路运作方法与装置 145 混合式相锁回路及其控制方法 146 数字时钟恢复装置 147 一种时钟锁相方法及锁相环 148 锁相环电路 149 锁相环频率合成器中的自调节装置及其自调节方法 150 频率合成器电路 151 消除控制电路接收的信号中的自抖动的锁相环电路和方法 152 一种不同频率同源信号发生器 153 网同步可集成从时钟锁相环 154 一种利用时钟产生倍频脉冲的方法 155 万用型时钟产生器 156 用于运行振荡器的方法以及电路装置和调相环 157 减少PLL锁定时间的方法和设备 158 具有改进噪声和杂散性能的增量求和分数N分频器 159 半导体集成电路 160 带有分数分频器的波特率发生器 161 一种应用于数据锁相回路的相位补偿电路 162 基于数字锁相环的去抖电路 163 分数多模量预定标器 164 锁相环频率合成器 165 带DLL鉴相器的多路复用器输入电路 166 同步数字传输设备主备时钟平滑切换的方法 167 半导体集成电路 168 不会在时钟回复电路中产生抖动的相位侦测器 169 时钟恢复电路鉴相器的设计方法及其实现结构 170 扩展量控制装置 171 频率锁定环，时钟恢复电路和接收器 172 一种时钟分频的方法及其实现电路 173 降低时钟恢复系统中相位抖动的方法及装置 174 最大抖动容许偏差校准方法及其装置 175 电荷泵锁相回路电路 176 具有重整形相位误差信号的锁相回路及其方法 177 平滑的时钟切换方法及时钟系统 178 锁相环路 179 电荷泵的校正装置及方法 180 差动式电荷泵 181 具有相位旋转器的锁相环 182 由资料信号回复时脉信号的锁相回路 183 锁相环 184 多相位定时方法和装置 185 回路滤波器及其补偿电流调整方法 186 内部修正占空比的延时锁定环电路及其占空比修正方法 187 电荷泵锁相环电路 188 锁相环时钟生成电路和时钟生成方法 189 PLL频率合成器之∑-Δ规划装置 190 振荡电路及其校准方法 191 一种锁相环 192 无线通信装置 193 占空度校正电路和具有该电路的延迟锁相环 194 用以降低锁相回路的回路滤波器所需电容值的电荷泵 195 电压控制的振荡器和具有该振荡器的集成电路装置 196 用一条延时链产生多个频点时钟信号的数字锁相环 197 低稳态误差的锁相回路及其校正电路 198 一种鉴频鉴相器和采用该鉴频鉴相器的锁相环 199 操作PLL频率合成电路之方法 200 自适应控制稳压电源 201 可变电容元件及内置可变电容元件的集成电路 202 信号同步方法及其电路 203 接收机电路 204 占空比校正电路 205 智能化信号发生器 206 时钟生成电路 207 应用在无线通信系统的锁相环及其方法 208 控制可记录光盘机的锁相回路 209 分别具备时钟生成电路和时钟延迟电路的信息处理装置 210 由跳变密度变化引起的增益误差的校正系统和方法 211 扩频时钟产生电路、抖动产生电路和半导体器件 212 具有改进的锁相/解锁检测功能的锁相回路 213 可降低突变干扰影响的相位频率检测装置及方法 214 具有占空比校正电路的模拟延迟锁相环 215 带有跟踪模数转换器的模拟延迟锁定环 216 数字锁相环电路和方法
相关内容
最新更新
|
|
